(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-242770

(43)公開日 平成10年(1998) 9月11日


(51) Int.Cl. ⁶	-	識別記号	FΙ				
H03F	1/02	,		1/02			
	3/60			3/60			
H03G	3/02			3/02		Z	
	3/30			3/30			
H04Q	7/32			3/30 B 7/26 V			
110 14	1,02				請求項の数15		(全 14 頁)
(21)出膜番号	+	特顏平9-45068	(71)出顧人 000100997				
				アキタロ	官子株式会社		
(22) 出顧日		平成9年(1997)2月28日	秋田県南秋田郡天王町天王字長沼64				
			(72)発明者	者 小野 貴司			
				秋田県南秋田郡天王町天王字長沼64 アキ 夕電子株式会社内			
			(74)代理人		秋田 収喜		

(54) 【発明の名称】 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機

(57)【要約】

【課題】 入力される入力信号の入力レベルが小さい場合であっても、その電源効率を向上させることが可能となる増幅回路を提供する。

【解決手段】 増幅器(41)と、外部からの出力コントロール信号に基づき、増幅器の制御端子に印加されるバイアス電位を低減させるバイアス電位低減手段(30)を具備する。このバイアス電位低減手段は、出力端子が増幅器の制御端子(VGG)に接続される負電圧生成回路(304)と、負電圧生成回路の入力端子と基準電位との間に接続される分圧回路(303)と、出力コントロール信号と分圧回路から出力される分圧出力との差を増幅する誤差増幅回路(302)と、バイアス電源と負電圧生成回路の入力端子との間に接続され、誤差増幅回路からの出力に基づいて負電圧生成回路の入力端子に印加する電位を制御する制御回路(301)とを具備する。



【特許請求の範囲】

【請求項1】 増幅回路の制御方法において、増幅回路から低出力電力の出力信号を出力する時に、増幅回路の制御端子に印加されるバイアス電位を低減させることを特徴とする増幅回路の制御方法。

【請求項2】 増幅回路から低出力電力の出力信号を出力する時に、増幅回路の電源端子に印加される電源電位を、さらに低減させることを特徴とする請求項1に記載された増幅回路の制御方法。

【請求項3】 増幅器と、外部からの出力コントロール 10 信号に基づき増幅器の制御端子に印加されるバイアス電位を可変するバイアス電位可変回路を具備することを特徴とする増幅回路。

【請求項4】 外部からの出力コントロール信号に基づき増幅器の電源端子に印加される電源電位を可変する電源電位可変回路を、さらに具備することを特徴とする請求項3に記載された増幅回路。

【請求項5】 前記電源電位可変回路は、前記増幅器の電源端子と基準電位との間に接続される第1の分圧回路と、前記出力コントロール信号と前記第1の分圧回路から出力される分圧出力との差を増幅する第1の誤差増幅回路と、電源と前記増幅器の電源端子との間に接続され、前記第1の誤差増幅回路からの出力に基づいて前記増幅器の電源端子に印加する電源電位を可変する第1の制御回路とを具備することを特徴とする請求項4に記載された増幅回路。

【請求項6】 前記バイアス電位可変回路は、前記増幅器の制御端子と基準電位との間に接続される第2の分圧回路と、前記出力コントロール信号と前記第2の分圧回路から出力される分圧出力との差を増幅する第2の誤差増幅回路と、バイアス電源と前記増幅器の制御端子との間に接続され、前記第2の誤差増幅回路からの出力に基づいて前記増幅器の制御端子に印加するバイアス電位を可変する第2の制御回路とを具備することを特徴とする請求項3ないし請求項5のいずれか1項に記載された増幅回路。

【請求項7】 前記バイアス電位可変回路は、出力端子が前記増幅器の制御端子に接続される負電圧生成回路と、前記負電圧生成回路の入力端子と基準電位との間に接続される第3の分圧回路と、前記出力コントロール信号と前記第3の分圧回路から出力される分圧出力との差を増幅する第3の誤差増幅回路と、バイアス電源と負電圧生成回路の入力端子との間に接続され、前記第3の誤差増幅回路からの出力に基づいて前記負電圧生成回路の入力端子に印加する電位を可変する第3の制御回路とを具備することを特徴とする請求項3ないし請求項5のいずれか1項に記載された増幅回路。

【請求項8】 前記増幅器は、第1の増幅器と、前記第 1の増幅器に従属接続された第2の増幅器とで構成され ることを特徴とする請求項3ないし請求項7のいずれか 1項に記載された増幅回路。

【請求項9】 前記増幅器は、信号入力端子と前記第1の増幅回路との間、前記第1の増幅回路と前記第2の増幅回路との間、および、前記第2の増幅回路と信号出力端子との間に設けられたインピーダンス整合回路を、さらに具備することを特徴とする請求項8に記載された増幅回路。

【請求項10】 前記電源電位可変回路は、外部からの 出力コントロール信号に基づき、前記第2の増幅器の電 源端子に印加される電源電位を可変することを特徴とす る請求項8または請求項9に記載された増幅回路。

【請求項11】 前記バイアス電源可変回路は、外部からの出力コントロール信号に基づき、前記第2の増幅器の制御端子に印加されるバイアス電位を可変することを特徴とする請求項8ないし請求項10のいずれか1項に記載された増幅回路。

【請求項12】 前記第1の増幅器あるいは前記第2の 増幅器の少なくとも一方は、GaAsFETトランジス タを具備することを特徴とする請求項8ないし請求項1 1のいずれか1項に記載された増幅回路。

【請求項13】 請求項3ないし請求項12のいずれか 1項に記載された増幅回路を備えることを特徴とする増 幅回路モジュール。

【請求項14】 送信側出力段の電力増幅部に、請求項3ないし請求項12のいずれか1項に記載された増幅回路を備えることを特徴とする携帯電話機。

【請求項15】 送信側出力段の電力増幅部に、請求項13に記載された増幅回路モジュールを備えることを特徴とする携帯電話機。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、増幅回路に係わり、特に、外部から入力される出力コントロール信号に基づき、増幅回路から低出力電力の出力信号を出力する時に、増幅回路の制御端子に印加されるバイアス電位を低減し、電源効率を向上させた電力増幅回路に関する。【0002】

【従来の技術】従来、例えば、携帯電話機等の無線装置 の送信機においては、その送信側出力段に、高出力電力 の出力信号を出力するために電力増幅回路が組み込まれ ている。

【0003】PDC方式のデジタル携帯電話機で使用されている電力増幅回路は、直交変調されたデジタル信号を送信するために、リニアアンブが使用されている。とのリニアアンブとは、入力と出力との関係が一次式で表される、A級あるいはAB級で動作する増幅回路である。

【0004】一方、NTTあるいはTACS方式のアナログ携帯電話機で使用されている電力増幅回路は、直交変調されたデジタル信号を送信するために、飽和型アン

「ブが使用されている。

【0005】携帯電話機で消費される大部分の消費電力 は、送信側出力段の電力増幅回路で消費される直流電力 であり、携帯電話機の消費電力を低減するためには、電 力増幅回路で消費される直流電力を低減することが最も 効果的である。

【0006】そのためには、電力増幅回路の電源効率 (あるいは、変換効率)、即ち、電源から供給される直 流電力と電力増幅回路から出力される出力信号の出力電 力との比を向上させることが不可欠であるが、携帯電話 10 機の電力増幅回路は、リニア型、飽和型に係わらず、最 髙出力で最も効率が良くなる。

【0007】例えば、PDC方式のデジタル携帯電話機 の電力増幅回路として使用されているリニアアンプで は、UHF帯の電源効率として、最大出力時に35~4 5%の電源効率が得られており、また、NTTあるいは TACS方式のアナログ携帯電話機の電力増幅回路とし て使用されている飽和型アンプでは、入力に対して出力 が飽和する領域で動作させるため、最髙出力時に、リニ アアンプに比べて10%程度高い電源効率が得られてい 20 る。

【0008】なお、これらの技術については、例えば、 トランジスタ技術、1992年、8月号に記載されてい る。

[0009]

【発明が解決しようとする課題】デジタル式セルラーシ ステムの標準規格(RCR STD-27B)に規定さ れているように、基地局と携帯電話機との間では、他の 携帯電話機との混信をさけるため、交信に必要な出力の みを確保して、それ以上大きな出力を使用しないように システムが構成されている。例えば、デジタル式セルラ ーシステムにおいては、0.8 ▼出力のクラスで、0~ -20dBの範囲で4dB毎に5段階の出力制御を行う ことが規定されている。

【0010】そのため、PDC方式のデジタル携帯電話 機における、送信側出力段の高周波増幅回路は、APC (Automatic Power Control)回 路により、その出力が制御されており、通話に必要な最 小の出力となるように入力レベルが制御される。

は、最大出力で電源効率が最も良くなるため、電力増幅 回路に入力される入力信号の入力レベルが小さい場合に は、その電源効率が急激に低下することになる。

【0012】携帯電話機にとって、通話時間の延長が大 きな課題になっており、特に、通話時、電池の約1/2 の電力を消費する送信側出力段の電力増幅回路の電源効 率を改善することは極めて重要な問題であるが、従来の 携帯電話機では、送信側出力段の電力増幅回路に入力さ れる入力信号の入力レベルが小さい場合に、その電源効 率が急激に低下し、電源から供給される直流電力が、電 50 変する第2の制御回路とを具備する。

力増幅回路で無駄に消費されてしまうという問題点があ った。

【0013】本発明は、前記従来技術の問題点を解決す るためになされたものであり、本発明の目的は、増幅回 路において、入力される入力信号の入力レベルが小さい 場合であっても、その電源効率を向上させることが可能 となる技術を提供することにある。

【0014】本発明の他の目的は、携帯電話機におい て、送信側出力段の電力増幅回路の電源効率を向上させ て、通話時間を延長することが可能となる技術を提供す ることにある。

【0015】本発明の前記目的並びにその他の目的及び 新規な特徴は、本明細書の記載及び添付図面によって明 らかにする。

[0016]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記の通りである。

【0017】増幅回路の制御方法において、増幅回路か ら低出力電力の出力信号を出力する時に、増幅回路の制 御端子に印加されるバイアス電位低減させる。

【0018】増幅回路の制御方法において、増幅回路の 制御端子に印加されるバイアス電位および増幅回路の電 源端子に印加される電源電位を低減させる。

【0019】増幅回路において、増幅器と、外部からの 出力コントロール信号に基づき増幅器の制御端子に印加 されるバイアス電位を可変するバイアス電位可変回路と を具備する。

【0020】増幅回路において、増幅器と、外部からの 出力コントロール信号に基づき増幅器の制御端子に印加 されるバイアス電位を低減させるバイアス電位可変回路 と、外部からの出力コントロール信号に基づき増幅器の 電源端子に印加される電源電位を可変する電源電位可変 回路とを具備する。

【0021】前記電源電位可変回路は、前記増幅器の電 源端子と基準電位との間に接続される第1の分圧回路 と、前記出力コントロール信号と前記第1の分圧回路か ら出力される分圧出力との差を増幅する第1の誤差増幅 回路と、電源と前記増幅器の電源端子との間に接続さ 【0011】その場合に、前記した如く、電力増幅回路 40 れ、前記第1の誤差増幅回路からの出力に基づいて前記

増幅器の電源端子に印加する電源電位を可変する第1の 制御回路とを具備する。

【0022】前記パイアス電位可変回路は、前記増幅器 の制御端子と基準電位との間に接続される第2の分圧回 路と、前記出力コントロール信号と前記第2の分圧回路 から出力される分圧出力との差を増幅する第2の誤差増 幅回路と、バイアス電源と前記増幅器の制御端子との間 に接続され、前記第2の誤差増幅回路からの出力に基づ いて前記増幅器の制御端子に印加するバイアス電位を可 【0023】前記バイアス電位可変回路は、出力端子が前記増幅器の制御端子に接続される負電圧生成回路と、前記負電圧生成回路の入力端子と基準電位との間に接続される第3の分圧回路と、前記出力コントロール信号と前記第3の分圧回路から出力される分圧出力との差を増幅する第3の誤差増幅回路と、バイアス電源と負電圧生成回路の入力端子との間に接続され、前記第3の誤差増幅回路からの出力に基づいて前記負電圧生成回路の入力端子に印加する電位を可変する第3の制御回路とを具備する。

【0024】前記増幅器は、第1の増幅器と、前記第1の増幅器に従属接続された第2の増幅器とで構成される。

【0025】前記増幅器は、信号入力端子と前記第1の増幅回路との間、前記第1の増幅回路と前記第2の増幅回路と前記第2の増幅回路と信号出力端子との間に設けられたインピーダンス整合回路を、さらに具備する。

【0026】前記電源電位可変回路は、外部からの出力コントロール信号に基づき、前記第2の増幅器の電源端子に印加される電源電位を可変する。

【0027】前記バイアス電源可変回路は、外部からの 出力コントロール信号に基づき、前記第2の増幅器の制 御場子に印加されるバイアス電位を可変する。

【0028】前記第1の増幅器あるいは前記第2の増幅器の少なくとも一方は、GaAsFETトランジスタを具備する。

【0029】前記増幅回路は、携帯電話機の送信側出力段の電力増幅部を構成する。

【0030】前記増幅回路は増幅回路モジュールとして 30 構成され、この増幅回路モジュールは、携帯電話機の送 信側出力段の電力増幅部を構成する。

【0031】前記手段によれば、増幅回路から低出力電力の出力信号を出力する時に、増幅回路の制御端子に印加されるバイアス電位、あるいは、増幅回路の制御端子に印加されるバイアス電位および増幅回路の電源端子に印加される電源電位を低減させるようにしたので、増幅回路の増幅素子の飽和点を低出力電力側にシフトざせることができ、それにより、増幅回路の電源効率を向上させることができる。

[0032]

【発明の実施の形態】以下、本発明の発明の実施の形態 を図面を参照して説明する。

【0033】なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0034】 〔発明の実施の形態1〕図1は、本発明の一実施の形態である増幅回路を、送信側出力段の電力増幅回路として使用するPDC方式のデジタル携帯電話機の高周波部の回路構成を示すブロック図である。

【0035】同図に示すように、π/4シフトQPSK変調器10によりπ/4シフトQPSK変調された送信信号は、ミキサ11でRF送信信号に変換された後、バッファアンプ12で増幅され、RFフィルタ13を通過して電力増幅部14に入力される。電力増幅部14で増幅されたRF送信信号は、カプラ15、分波器16を経由してアンテナ17に至り、アンテナ17から電波を送信する。

【0036】アンテナ17で受信されたRF受信信号は、分波器16を経由してアンプ18に入力される。アンプ18で増幅されたRF受信信号は、RFフィルタ19を通過し、ミキサ20で第11F(中間周波)信号に変換される。ミキサ20からの第11F信号は、第11Fフィルタ21を通過し、アンプ22で増幅された後、ミキサ23で第21F信号に変換される。

【0037】ミキサ23からの第2IF信号は、第2IFフィルタ24を通過し、アンブ25で増幅された後、 π/4シフトQPSK復調器26で復調される。

【0038】ととで、周波数シンセサイザ28は、基準0発振器27からの基準信号に基づき、ミキサ(11,20)に入力する局発(Local)信号を生成する。【0039】また、APC回路29は、カブラ15からのRF送信信号と、制御回路(図示せず)からのAPCデータに基づいて、電力増幅部14に出力コントロール信号を出力し、電力増幅部14から出力されるRF送信信号の出力電力を制御する。

【0040】即ち、APC回路29は、例えば、デジタル式セルラーシステム0.8W出力のクラスにおける、0~-20dBの範囲で4dB毎の5段階の出力制御を行う。

【0041】図1に示すバイアス電位可変回路30は、APC回路29からの出力コントロール信号に基づいて、電力増幅部14の制御端子に印加されるバイアス電位を可変する。

【0042】なお、図1に示す回路は、バイアス電位可変回路30が付加された以外は、従来の、PDC方式のデジタル携帯電話機の高周波部の回路構成と同じである。また、電力増幅部14およびバイアス電位可変回路30が、本発明の増幅回路を構成する。

0 【0043】図2は、本実施の形態の電力増幅部14の 回路構成を、APC回路29とバイアス電位可変回路3 0との相互関係とともに示すブロック図であり、同図に 示すように、電力増幅部14は、アッテネートアンブ4 0とRFパワーアンブ41とが、従属接続されて構成される。

【0044】Cのアッテネートアンプ40は、APC回路29からの出力コントロール信号に基づいて、RF入力信号の増幅度を可変する増幅回路であり、アッテネートアンプ40は、減衰器の役割を果たす。RFパワーア ンプ41は、アッテネートアンプ40から入力されるR

*F入力信号を電力増幅する増幅回路であり、一般に、リ ニアアンプ(A級あるいはAB級で動作する増幅回路) で構成される。

【0045】従来の電力増幅部14では、RFパワーア ンプ41に入力されるRF入力信号をアッテネートアン ブ40で制御し、RFパワーアンプ41から出力される RF出力信号の出力電力を制御するようにしていた。と の場合に、リニアアンプは、最高出力の時に電源効率が 最大になるので、RFパワーアンブ41に入力されるR F入力信号の入力レベルを小さくすると、RFパワーア 10 ンプ41での電源効率が急激に低下することになる。

【0046】そのため、本実施の形態では、図2に示す ように、バイアス電位可変回路30を設け、APC回路 29からの出力コントロール信号に基づいて、バイアス 電位可変回路30でRFパワーアンプ41の制御端子に 印加されるバイアス電位を低減させ、RFパワーアンプ 41に入力されるRF入力信号の入力レベルが小さい場 合であっても、RFパワーアンプ41での電源効率を向 上させるようにしたものである。

【0047】次に、本実施の形態において、RFパワー 20 アンプ4 1 がFETトランジスタで構成されるものとし て、バイアス電位可変回路30で、RFパワーアンプ4 1 に印加されるパイアス電位を低減させることにより、 RFパワーアンプ41に入力されるRF入力信号の入力*

 $POM = I out 1 \times Vout 1/2 \cdot \cdot \cdot \cdot \cdot \cdot (2)$

したがって、電源効率(η m 1)は、(3)式のように **※【0053】** 表される。 ×

 $\eta m l = 100 \times POM/PDC$

 $=100\times(Iout1\times Vout1)/2\times(ID1\times VDS1)$

(3) 式から明らかなように、A級電力増幅回路では、 Ioutl=ID1、Voutl=VDS1の時、最大 の電源効率50%が得られる。しかしながら、実際には 回路損失のため30~40%程度にしかならない。ま た、電源効率は最大出力の時に最大となる。

【0054】したがって、前記A級電力増幅回路に入力 される入力信号の入力レベルが小さい場合には、出力信 号の電流振幅及び電圧振幅が、「outlおよびVou t 1より小さくなり、電源効率が著しく低下することに なる。

【0055】次に、前記A級電力増幅回路に印加される バイアス電位を低減、即ち、バイアス電流を減少させた 場合を考える。この時の交流負荷直線はA′-B′とな★

★り、動作点は、図3のP2になる。との時のドレイン電 流はID2、ドレイン電圧はVDS1となる。

【0056】との場合に、前記A級電力増幅回路に入力 される入力信号の入力レベルが小さいので、ゲートに印 加される入力信号は、リニア動作範囲内のVin2(V in2·sinwt)となり、負荷側には、電流がドレ イン電流(ID2)を中心にして Iout 2の振幅で変 動し、電圧がドレイン電圧(VDS1)を中心にして、 Vout2の振幅で変動する出力信号が得られる。

【0057】この場合の電源効率(nm2)は、(4) 式のように表される。

 $\cdots \cdots \cdots (4)$

[0058]

【数4】

 $\eta m2 = 100 \times (Iout2 \times Vout2) / 2 \times (ID2 \times VDS1)$

(4)式から明らかなように、(Iout2×Vout 2) の値は、(Ioutl×Voutl)の値よりも小 さいが、動作点(P2)の時のドレイン電流(ID2) を最適な値に設定するととにより、(ID2×VDS

1)の値もそれに合わせて小さくできるので、電源効率 50 小さい場合のA級電力増幅回路の電源効率を、A級電力

(nm2)は、(3)式で求められる電源効率(nm 1)とほぼ同等の値とすることができる。

【0059】このように、A級電力増幅回路のバイアス 電流を減少させることにより、入力信号の入力レベルが

*レベルが小さい場合であっても、RFパワーアンブ41 での電源効率が向上できることを説明する。

【0048】図3は、FETトランジスタで構成される A級電力増幅回路の一例の動特性を表すグラフである。

【0049】一般に、A級電力増幅回路では、動作点

(P1) が交流負荷直線A-Bのほぼ中央になるように バイアス電位を設定する。その時の、ドレイン電流を1 D1、ドレイン電圧をVDS1、ゲートに印加される入 力信号をVinl(Vinl·sinωt)とすると

き、負荷側に、電流がドレイン電流(ID1)を中心に して I o u t 1 の振幅で変動し、電圧がドレイン電圧 (VDS1)を中心にして、Voutlの振幅で変動す る出力信号が得られる。

【0050】 この場合 (動作点 (P1) の場合) に、電 源から供給される直流電力 (PDC) は、(1) 式のよ うに表される。

[0051]

【数1】

 $PDC = ID1 \times VDS1 \cdot \cdot \cdot \cdot \cdot \cdot \cdot \cdot (1)$

また、出力信号の電力 (POM) は、(2) 式のように 表される。

[0052]

【数2】

【数3】

ず増幅回路のバイアス電流を変化させない場合よりも改善 (あるいは向上) させることが可能となる。

【0060】したがって、本実施の形態においては、R F入力信号の入力レベルが減少してても、RFパワーア ンブ41の電源効率を改善(あるいは向上)させること が可能となる。これにより、携帯電話機の通話時間を延 長することが可能となる。

【0061】この場合、基地局との距離が比較的近い場 合、あるいは、混信をさける意味でRF出力信号の出力 電力を、例えば、5 d B毎に-20 d Bまで下げた場合 10 でも、RF入力信号レベルがRFパワーアンプ41のリ ニア動作範囲内であれば通話が可能であり、RFパワー アンプ41の制御端子に印加されるバイアス電位を低減 させても差し支えない。

【0062】図4は、図2に示す各回路の一例の回路構 成示すブロック図である。

【0063】図4に示すアッテネートアンプ40は、端 子(4)から入力されるRF入力信号を、減衰器(AT T) 401で減衰し、減衰器401で減衰されたRF入 増幅し、端子(5)から出力するようにしたものであ る。 ととで、 減衰器 401は、 端子 (2) から入力され る、APC回路29からの出力コントロール信号に基づ いて、その減衰量が制御される。

【0064】なお、アッテネートアンプ40の端子 (3, 6, 8)は、基準電位が印加される基準端子(G ND)、端子(1)は電源電位が印加される電源端子 (VDD)、また、端子(7)は、最終段のアンプ40 4の電力増幅度を制御する場合の制御信号が入力される 端子(VPC)である。

【0065】PDC方式の携帯電話機の場合、RFパワ ーアンブ41で23~27dBの電力ゲインを得るが一 般的であり、そのため、図4に示すRFパワーアンプ4 1は、ドライバーアンプ411とパワーアンプ412と から成る2段構成のパワーアンプで構成される。また、 入力端子(RF-IN)とドライバーアンプ411との 間、ドライバーアンブ411とパワーアンプ412との 間、および、パワーアンプ412と出力端子(RF-0 UT)との間には、インピーダンス整合回路(413~ 415)が設けられる。このインピーダンス整合回路 (413~415)は、RF信号を損失なく増幅するた めに設けられる。

【0066】図5は、図4に示すRFパワーアンブ41 の一例の回路構成を示す回路図である。

【0067】図5に示すRFパワーアンプ回路は、電力 増幅素子として、GaAsFETトランジスタを用いた アンプ回路であり、入力端子(RF-IN)とドライバ ーアンプ411を構成するGaAsFETトランジスタ (FET1)との間、GaAsFETトランジスタ(F ET1)とパワーアンブ412を構成するGaAsFE

Tトランジスタ (FET2) との間、および、GaAs FETトランジスタ(FET2)と出力端子(RF-O UT)との間のインピーダンス整合回路は、マイクロス トリップライン (MSL1~MSL9) で構成される。 【0068】図4に示すバイアス電位可変回路30は、 出力端子がRFパワーアンプ41の制御端子(VGG) に接続される負電源生成回路304と、負電源生成回路 304の入力端子と基準電位との間に接続される第1の 分圧回路303と、第1の分圧回路303の分圧電圧 と、出力コントロール信号との差を増幅する第1の誤差 増幅回路302と、電圧源(バイアス電源)と負電源生 成回路304の入力端子との間に接続され、第1の誤差 増幅回路302からの出力に基づき負電源生成回路30 4の入力端子に印加する電位を制御する第1の制御回路

10

【0069】なお、電力増幅素子として、GaAsFE Tトランジスタを使用する場合には、そのゲート電極に は負電位のバイアス電位を印加する必要があり、そのた め、図4に示すバイアス電位可変回路30では、負電源 力信号を、従属接続されたアンプ(402~404)で 20 生成回路304が設けられている。しかしながら、バイ アス電源から負のバイアス電位が、バイアス電位可変回 路30に供給される場合には、この負電源生成回路30 4は必要でない。

301とで構成される。

【0070】図6は、図4に示す第1の制御回路30 1、第1の誤差増幅回路302及び第1の分圧回路30 3の一例を示す回路図である。

【0071】図6(a)は、制御回路301としてNP Nトランジスタ(TR1)を、誤差増幅回路302とし て演算増幅器(OP)を用いたものであり、演算増幅器 (OP)の出力がNPNトランジスタ(TR1)のベー スに入力される。

[0072] CCで、NPNトランジスタ (TR1) は、エミッタホロワ増幅回路を構成するので、演算増幅 器(OP)は通常の非反転増回路を構成する。そして、 良く知られているように、分圧回路303を構成する抵 抗(R2)の抵抗値を大きくするととにより、NPNト ランジスタ(TR1)のエミッタ電位を、出力コントロ ール信号の電位とほぼ同じ電位とすることができる。

【0073】図6(b)は、制御回路301としてNP 40 Nトランジスタ (TR1) を、誤差増幅回路302とし てNPNトランジスタ(TR2)を用いたものであり、 NPNトランジスタ (TR1) のベースが、NPNトラ ンジスタ(TR2)のコレクタと接続され、また、NP Nトランジスタ (TR1) のペースが抵抗 (R3) を介 して、NPNトランジスタ(TR1)のコレクタと接続 される。NPNトランジスタ (TR1) のベースが、分 圧回路303を構成する抵抗(R1)と抵抗(R2)と の接続点に接続される。

【0074】図6(b) に示す回路では、NPNトラン 50 ジスタ(TR1)のエミッタ電位が所定の電圧である状 る。

12

憩から、NPNトランジスタ(TR2)のエミッタに印加される出力コントロール信号の電圧を減少(あるいは増加)すると、NPNトランジスタ(TR2)のベース・エミッタ間の電位差が増大(あるいは減少)し、コレクタ電流が増大(あるいは減少)する。これにより、抵抗(R3)での電圧降下が増大(あるいは減少)し、NPNトランジスタ(TR1)のベース電位が減少(あるいは増大)し、NPNトランジスタ(TR1)のエミッタ電位が減少(あるいは増大)する。

【0075】 CCで、分圧回路303を構成する抵抗 (R2)の抵抗値を大きくすることにより、NPNトランジスタ (TR1)のエミッタ電位を、出力コントロール信号の電位とほぼ同じ電位とすることができる。なお、図6に示す回路は、それぞれ安定化電源回路として 周知の回路である。

【0076】図7は、本実施の形態のRFパワーアンプ41において、バイアス電流を変化させた場合の、RF入力信号の入力電力と、RF出力信号の出力電力との関係を示すグラフであり、また、図8は、本実施の形態のRFパワーアンプ41において、バイアス電流を変化させた場合の、RF出力信号の出力電力と電源効率との関係を示すグラフである。

【0077】図7、図8から明らかように、RFパワーアンプ41の制御端子に印加されるバイアス電位を低減、即ち、RFパワーアンプ41の増幅素子(図5に示すGaAsFETトランジスタ(FET1)およびGaAsFETトランジスタ(FET2))のバイアス電流を減少させると、リニア動作範囲が狭くなり、RF出力信号の出力電力を制御することができる。

【0078】また、バイアス電流を減少させることにより、電源効率が最大となる飽和領域(図7に示す平坦部分)が低出力側にシフトするので、RF入力信号の入力電力が減少してても、高い電源効率を維持することができ、電源効率を向上(あるいは改善)することができる。

【0079】また、図7、図8において、バイアス電流が800mAの時が、従来のRFパワーアンプに相当するグラフであり、図8から明らかなように、従来のRFパワーアンプでは、RF入力信号の入力電力が小さい時には、電源効率が著しく低下する。

【0080】 〔発明の実施の形態2〕 図9は、本発明の他の実施の形態である増幅回路を、送信側出力段の電力増幅回路として使用するPDC方式のデジタル携帯電話機の高周波部の回路構成を示すブロック図である。

【0081】同図に示すように、本実施の形態の増幅回路は、APC回路29からの出力コントロール信号に基づいて、バイアス電位可変回路30で電力増幅部14の制御端子に印加されるバイアス電位を可変するとともに、電源電位可変回路31で電力増幅部14の電源端子に印加される電源電位を可変するようにしたものであ

【0082】なお、電力増幅部14、バイアス電位可変回路30および電源電位可変回路31が、本発明の増幅回路を構成する。また、本実施の形態においても、図9に示す電力増幅部14は、アッテネートアンプ40とRFパワーアンプ41とが、従属接続されて構成される。【0083】図10は、図9に示す電源電位可変回路31の一例の回路構成示すブロック図である。

【0084】図10に示す電源電位可変回路31は、R Fパワーアンプ41の電源端子(VDD)と基準電位との間に接続される第2の分圧回路313と、第2の分圧 回路313の分圧電圧と、出力コントロール信号との差を増幅する第2の誤差増幅回路312と、電圧源(電源)とRFパワーアンプ41の電源端子(VDD)との間に接続され、第2の誤差増幅回路312からの出力に基づきRFパワーアンプ41の電源端子(VDD)に印加する電源電位を制御する第2の制御回路311とで構成される。

【0085】なお、図10に示す第2の制御回路311 及び第2の誤差増幅回路312とは、前記図6に示す回 路で構成される。

【0086】次に、本実施の形態において、パイアス電位可変回路30及び電源電位可変回路31で、RFパワーアンプ41の制御端子に印加されるバイアス電位及び電源端子に印加される電源電位を低減させることにより、RFパワーアンプ41に入力されるRF信号の入力レベルが小さい場合であっても、RFパワーアンプ41での電源効率が向上できることを説明する。

【0087】図11は、FETトランジスタで構成され 30 るA級電力増幅回路の一例の動特性を表すグラフであ る。

【0088】図3の場合と同様、動作点(P1)が交流 負荷直線A-Bのほぼ中央になるようにバイアス電位を 設定した時の、ドレイン電流をID1、ドレイン電圧を VDS1、ゲートに印加される入力信号をVin1(Vin1·sinωt)とするとき、負荷側に、電流がドレイン電流(ID1)を中心にしてIout1の振幅で 変動し、電圧がドレイン電圧(VDS1)を中心にして、Vout1の振幅で変動する出力信号が得られる。

0 【0089】 この場合(動作点(P1)の場合)に、前記した通り、電源効率(nml)は、(3)式のように表される。

【0090】次に、A級電力増幅回路のバイアス電位を低減、即ち、A級電力増幅回路のバイアス電流を減少させ、かつ、電源電位を低減させた場合を考える。この時の交流負荷直線はA"-B"となり、動作点は、図3のP3になる。この時のドレイン電流はID3、ドレイン電圧はVDS3となる。

【0091】この場合に、A級電力増幅回路に入力され 50 るRF信号の入力レベルが小さいので、ゲートに印加さ れる入力信号は、リニア動作範囲内のVin3 (Vin 3·sinωt)となり、負荷側には、電流がドレイン 電流(ID3)を中心にしてIout3の振幅で変動 し、電圧はドレイン電圧(VDS3)を中心にして、V out3の振幅で変動する、出力信号が得られる。

*【0092】この場合の電源効率(nm3)は、(5) 式のように表される。

14

[0093]

【数5】

 $\eta m3 = 100 \times (Iout3 \times Vout3) / 2 \times (ID3 \times VDS3)$

(5)式から明らかなように、動作点 (P3) の時のド レイン電流(ID3)とドレイン電圧(VDS3)を最 適な値に設定することにより、(ID3×VDS3)の 10 値もそれに合わせて小さくできるので、電源効率 (ヵm) 3)は、(3)式で求められる電源効率(η m l)とほ ぼ同等の値とすることができる。

【0094】このように、A級電力増幅回路のバイアス 電位及び電源電位を低減させることにより、入力信号の 入力レベルが小さい場合のA級電力増幅回路の電源効率 を、A級電力増幅回路のバイアス電位及び電源電位を変 化させない場合よりも改善(あるいは向上)させること が可能となる。

【0095】したがって、本実施の形態においても、R 20 F入力信号の入力レベルが減少してても、RFパワーア ンブ41の電源効率を改善(あるいは向上)させること が可能となる。これにより、携帯電話機の通話時間を延 長することが可能となる。

【0096】なお、前記各実施の形態では、RFパワー アンプ41がA級動作の場合を例に挙げて説明したが、 RFパワーアンプ41がAB級動作の場合でも同様に実 施可能である。

【0097】また、RFパワーアンブ41の従属接続さ れた各増幅素子(図5に示すGaAsFETトランジス 30 タ(FET1) およびGaAsFETトランジスタ (F ET2))のバイアス電位、あるいは、バイアス電位お よび電源電位を低減させるようにしたが、電力を大きく 消費するのは後段の増幅素子(図5に示すGaAsFE Tトランジスタ (FET2)) であるので、後段の増幅 素子のバイアス電位、あるいはバイアス電位及び電源電 位を可変するようにしてもよく、その場合でも充分に出 力電力をコントロールすることが可能である。

【0098】また、RFパワーアンブ41に入力される RF入力信号の入力レベルが小さい場合には、アッテネ 40 ートアンプ40を省略することも可能である。

【0099】さらに、前記各実施の形態では、各回路ブ ロックがそれぞれ独立したモジュール、あるいはICで 構成される場合について説明したが、図4(あるいは図 10) に示すアッテネートアンブ40、RFパワーアン ブ41、バイアス電位可変回路30及び電源電位可変回 路31全体を、ハイブリッド構成の1つのモジュールと してもよい。

【0100】以上、本発明を発明の実施の形態に基づき

に限定されるものではなく、その要旨を逸脱しない範囲 で種々変更し得ることは言うまでもない。

• • • • • • • (5)

[0101]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。

【0102】(1)本発明によれば、増幅回路から低出 力電力の出力信号を出力する時に、増幅回路の増幅素子 に印加されるバイアス電位、あるいは、増幅回路の増幅 索子に印加されるバイアス電位および電源電位を低減さ せるようにしたので、増幅回路の増幅素子の飽和点を低 出力電力側にシフトさせることができ、それにより、増 幅回路の電源効率を向上させることができる。

【0103】(2)本発明によれば、動作時に、消費電 力の約半分を消費する電力増幅回路の電源効率を改善す ることが可能となる。

【0104】(3)本発明によれば、電池で駆動される 携帯電話機において、通話時の電力消費量を少なくする ととができるので、携帯電話機器の通話時間を延長する ことが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である増幅回路を、送信 側出力段の電力増幅回路として使用するPDC方式のデ ジタル携帯電話機の髙周波部の回路構成を示すブロック 図である。

【図2】本実施の形態の電力増幅部14の回路構成を、 APC回路29とパイアス電位可変回路30との相互関 係とともに示すブロック図である。

【図3】FETトランジスタで構成されるA級電力増幅 回路の一例の動特性を表すグラフである。

【図4】図2に示す各回路の一例の回路構成示すブロッ ク図である。

【図5】図4に示すRFパワーアンプ41の回路構成を 示す回路図である。

【図6】図4に示す第1の制御回路301、第1の誤差 増幅回路302及び第1の分圧回路303の一例を示す 回路図である。

【図7】本実施の形態1のRFパワーアンブ41におい て、バイアス電流を変化させた場合の、RF入力信号の 入力電力と、RF出力信号の出力電力との関係を示すグ ラフである。

【図8】本実施の形態1のRFパワーアンブ41におい 具体的に説明したが、本発明は、前記発明の実施の形態 50 て、パイアス電流を変化させた場合の、RF出力信号の 出力電力と電源効率との関係を示すグラフである。

【図9】本発明の他の実施の形態である増幅回路を、送信側出力段の電力増幅回路として使用するPDC方式のデジタル携帯電話機の髙周波部の回路構成を示すブロック図である。

【図10】図9に示す電源電位可変回路31の一例の回路構成示すブロック図である。

【図11】FETトランジスタで構成されるA級電力増幅回路の一例の動特性を表すグラフである。

【符号の説明】

10…π/4シフトQPSK変調器、11,20,23 …ミキサ、12,18,22,25,402,403, 404…アンプ、13,19,21,24…フィルタ、*


*14…電力増幅部、15…カブラ、16…分波器、26 …π/4シフトQPSK復調器、27…基準発振器、2 8…周波数シンセサイザ、29…APC回路、30…バイアス電位可変回路、31…電源電位可変回路、40… アッテネートアンプ、41…RFパワーアンプ、30 1、311…制御回路、302、312…誤差増幅回路、303、313…分圧回路、304…負電源生成回路、401…減衰器(ATT)、411…ドライバーアンプ、412…パワーアンプ、413、414、415 10 …インピーダンス整合回路、FET…GaAsFETトランジスタ、MSL…マイクロストリップライン、TR …NPNトランジスタ、R…抵抗、OP…演算増幅器。

16

[図2]

RFAカー (17)1 (17)

【図3】



【図5】

VOO

FET2

MSL2

MSL2

MSL2

MSL2

MSL3

MSL3

MSL3

MSL5

MSL6

MSL5

MSL5

MSL5

MSL5

MSL6

MSL5

MSL5

MSL5

MSL6

MSL5

MSL5

MSL5

MSL6


MSL5

MSL5

MSL6


図 6

[図6]




ただし、 : マイクロ ストリップ ライン (MSL) コンデンサの値はp Pである。


[図1]




【図4】

図 4






【図9】



【図10】



[図11]

図11

